Chi Wai 部落格

好耐無更新(新貼文) ,都是教育制度的錯=0=

現在就說說有關硬體的吧 (其實不大難的說...)

（CPU，英語：Central Processing Unit）中央處理單元(中央處理器) ,為電腦最重要的元件 ,主要負責解釋和處理電腦指令

時脈

內頻＝外頻×倍頻。

e.g. i7-3960x :4,500mhz=100x45

大部分的中央處理器，本質上都是同步的。也就是說，它們被設計和使用的前題是假設都在同一個同步訊號中工作。這個訊號，就是眾所周知的時脈訊號，通常是由一個周期性的方波構成。透過計算電訊號在中央處理器眾多不同電路中的分支中迴圈所需要的最大時間，設計者們可為時脈訊號選擇一個適合的周期。

該周期必須比訊號在延遲最大的情況下移動或者傳播所需的時間更長。設計整個中央處理器在時鐘訊號的上升沿和下降沿附近移動資料是可能的。無論是在設計還是元件的維度看來，均對簡化中央處理器有顯著的優點。同時，它也存在中央處理器必須等候回應較慢元件的缺點。

無論如何，結構上的改良無法解決所有同步中央處理器的弊病。比方說，時脈訊號易受其它的電子訊號影響。在逐漸複雜的中央處理器中，越來越高的時脈使其更難與整個單元的時脈訊號同步。是故近代的中央處理器傾向發展多個相同的時脈訊號，以避免單一訊號的延遲使得整個中央處理器失靈。另一個主要的問題是，時脈訊號的增加亦使得中央處理器產生的熱能增加。持續變動的時脈使得許多元件切換（Switch）而不論它們是否處於運作狀態。一般來說，一個處於切換狀態的元件比處於靜止狀態還要耗費更多的能源。因此，時脈的增加使得中央處理器需要更有效率的冷卻方案。

多核心

雙核心中央處理器是在中央處理器晶片或封裝中包含兩個處理器核心，一般共用二級緩存。現今使用雙核心處理器的個人電腦已相當普遍。另也有三核心、四核心處理器、六核心、八核心、十核心、十二核心(Intel Xeon)處理器等。

效能中央處理器的效能和速度取決於時脈（一般以赫茲計算，即Ghz ）和每週期可處理的指令（IPC）。IPS值代表了中央處理器在幾種人工指令序列下「高峰期」的執行率，指示和應用。而現實中中央處理器組成的混合指令和應用，可能需要比IPS值顯示的，用更長的時間來完成。而內存層次結構的效能也大大影響中央處理器的效能。通常工程師便用各種已標準化的測試去測試中央處理器的效能，已標準化的測試通常被稱為「基準」（Benchmarks）。軟仵試圖類比現實中的環境。測量各常用的應用程式，試圖得出現實中中央處理器的績效。提高電腦的處理效能，亦使用多核心處理器。原理基本上是一個積體電路插入兩個以上的個別處理器（核心）。在理想的情況下，雙核心處理器效能將是單核心處理器的兩倍。然而，在現實中，因不完善的軟體演算法。 多核心處理器效能增益遠遠低於理論，增益只有50％左右。但增加核心數量的處理器，依然可增加一台計算機可以處理的工作量。這意味著該處理器可以處理大量的不同步的指令和事件，可分擔第一核心不堪重負的工作。有時，第二核心將和相鄰核心同時處理相同的任務，以防止崩潰。